PR
DDR4/LPDDR4型SDRAM向けメモリICテスターの「T5503HS」 アドバンテストのデータ。
DDR4/LPDDR4型SDRAM向けメモリICテスターの「T5503HS」 アドバンテストのデータ。
[画像のクリックで拡大表示]

 アドバンテストは、LPDDR4型やDDR4型のシンクロナスDRAM(SDRAM)に向けたメモリーICテスター「T5503HS」を発表した(ニュース・リリース)。出荷開始は2014年6月の予定である。

 今回の製品は、DDR4型SDRAMのパッケージ試験において、最大512個の同時測定が可能である。またDDR4/LPDDR4型SDRAMの最高動作周波数4.266Gビット/秒を上回る、最大4.5Gビット/秒での高速試験を行える。また、今回の製品は、DDR4型SDRAMが備える、データ誤りの自動検出向け機能「CRC(cycle redundancy check)」や「CA(command address)パリティー」などに対応できる。具体的には、データコードやアドレスデータにあわせてCRCコードとパリティーを自動生成する機能を搭載した。

 さらに、今回の製品では、ソースシンクロナスをリアルタイムで実現する(DQSを使ってデータを保持して、比較判定ができる)。ポスト処理で行っていた従来システム比でスループットと歩留まり率を向上させた。また、タイミングトレーニング機能(メモリーコントローラがデータ入出力のタイミングを適切なものに調整する機能)をハードウエアで実装し、従来のソフトウエア処理と比較して試験時間を大きく短縮させたという。

 このほか、出力データの値を変換してノイズと消費電流を低減しかつデータ転送速度を高める技術(DBI:data bus inversion)や、DUT(device under test)ごとの特性にあわせて個別に入力電圧レベルを設定できる機能、I/Oデッドバンド・キャンセラ機能(DUTとテスターの各出力データがテスターの受信側で重畳してしまう場合に、テスターの出力データによる影響を取り除き、DUTの出力データを正しく比較判定するための機能)なども搭載している。

 なお、今回の「T5503HS」はDDR3型SDARM向けのメモリーICテスター「T5503」(Tech-On!関連記事1同2)と同一のプラットフォームを使っている。このため「T5503」を最小限の設備投資額で「T5503HS」へアップグレードすることが可能だという。アドバンテストは、今回の製品を、2014年2月12日から14日まで韓国・ソウルで開催される「SEMICON Korea 2014」にパネル出展する予定である。