PR
MIPS M5100の機能ブロック図 Imaginationのデータ。
MIPS M5100の機能ブロック図 Imaginationのデータ。
[画像のクリックで拡大表示]
MIPS M5150の機能ブロック図 Imaginationのデータ。
MIPS M5150の機能ブロック図 Imaginationのデータ。
[画像のクリックで拡大表示]

 英Imagination Technologies社は、「MIPS Series 5」(Warriorシリーズ)のプロセサコア「M-class」の提供を開始した(ニュースリリース)。MIPS Series 5は、米MIPS Technologies社買収後に開発を始めた新しいプロセサコア群で、今回のM-classはエントリーレベル(ローエンド)の製品である(Tech-On!関連記事)。

 M-classの第1弾として、今回発表されたのは、MCUに向けた「MIPS M5100」と「M5150」。これらのコアは産業機器、IoT、ウェアラブル、クラウドコンピューティング、ワイヤレス、車載、ストレージその他様々な用途に最適であるという。どちらのコアも、5段パイプラインを備えた実行ユニットを持つ。また、MIPS Release 5で定義されたハードウエア仮想化機能を持つほか、前世代のMIPS microAptivファミリーが提供していたDSP/SIMD命令やmicroMIPS命令も実行可能である。オプションでFPUを追加できる。

 M5100とM5150の違いは、例えば、キャッシュ周りにある。前者はキャッシュを内蔵しておらず、SRAMコントローラーとSRAMインターフェースを備える。一方後者は命令キャッシュとデータキャッシュを持ち、両キャッシュのコントローラーを備えている。MIPSによれば、前者は低コスト・低消費電力のMCU向け。後者はLinuxやRTOSなどを利用する高性能組み込みアプリケーションを想定したMCUに向ける。