PR
Si5341の機能ブロック図 Silicon Labsのデータ。
Si5341の機能ブロック図 Silicon Labsのデータ。
[画像のクリックで拡大表示]

 米Silicon Laboratories社は、ジッターが100fs未満と小さいクロックIC群「Si534xファミリー」を発表した(日本語ニュースリリース:PDF)。クロックジェネレーターICの「Si5340/41」、ジッター減衰/クロック逓倍ICの「Si5342/44/45」、ジッター減衰ICの「Si5346/47」からなる。

 光ネットワークや無線インフラ、ブロードバンドアクセス/アグリゲーション、Carrier Ethernet、テスト及び測定機器、エッジルーターや交換機、ストレージ、サーバーなどのエンタープライズ/データセンター向け装置などを狙った製品である。

 例えば、クロックジェネレーターICのSi5340/41は10本のクロック出力を持つ。各クロック出力はそれぞれ独立しており、100~800MHzの範囲で任意の周波数を設定可能である。出力形式は、LVPECLやLVDS、CML、HCSL、及びLVCMOSなどから選べる。

 ジッター減衰/クロック逓倍ICのSi5342/44/45は、「MultiSynth」と呼ぶ分数合成器を最大で5つ内蔵する。ジッター減衰の周波数は0.1~4kHzの範囲で指定できる。ジッター減衰ICのSi5346/47は、4つまたは2つのDSPLLを内蔵している。ジッター減衰の周波数は0.1~4kHzの範囲で指定できる。

 パッケージは、64ピンQFNまたは44ピンQFN。現在、サンプル出荷中である。1万個発注時のチップ単価は、Si5340/41が4.75~10.6米ドル。Si5342/44/45/46/47は6~29米ドルである。開発には「ClockBuilder Pro」と呼ぶ同社のソフトウエアが使える。個々のチップの設定に加えて、ファミリーの複数のチップを組み合わせたクロックツリーの構成の支援も可能である。