PR

インターフェースはハードウエア設計者が用意

図3●インターフェースはあらかじめ用意 富士ゼロックスのスライド。
図3●インターフェースはあらかじめ用意
富士ゼロックスのスライド。
[画像のクリックで拡大表示]
図4●分担型の設計フロー 富士ゼロックスのスライド。
図4●分担型の設計フロー
富士ゼロックスのスライド。
[画像のクリックで拡大表示]

 そこで富士ゼロックスでは、アルゴリズム設計者、ハードウエア設計者がそれぞれ得意な作業を行うことで、高位合成を効果的に運用できるようにした。例えば、上述したインターフェース部分は、RTL設計のスキルを持ったハードウエア設計者がテンプレートとして合成可能なC言語で用意しておく(図3)。アルゴリズム設計者は機能コアと呼ぶデータ演算部のC言語ソースコードを用意すれば良い。

 ハードウエア設計者が用意したテンプレートにアルゴリズム設計者が用意した機能コアのC言語ソースコードを当てはめて、モジュール全体のC言語ソースコードに仕上げる(図4)。合成した回路の機能性能に問題がなければ、ハードウエア設計者がモジュール全体のC言語ソースコードを調整して最終的な高位合成を施して下流の設計に移る。なお、最適分担形態を維持するために、「アルゴリズム設計者は入出力インターフェースのC言語コードを書き替えてはいけない」などのルールを設けている。