PR

電源配線の均一性をチェック、任意の2点間の抵抗も計算

図2●HSSCの主な機能 ルネサスのスライド。
図2●HSSCの主な機能
ルネサスのスライド。
[画像のクリックで拡大表示]
図3●HSSCの主な用途 ルネサスのスライド。
図3●HSSCの主な用途
ルネサスのスライド。
[画像のクリックで拡大表示]
図4●HSSCに盛り込んだ工夫 ルネサスのスライド。
図4●HSSCに盛り込んだ工夫
ルネサスのスライド。
[画像のクリックで拡大表示]
図5●車載マイコンのV<sub>SS</sub>にHSSCを適用した例 ルネサスのスライド。
図5●車載マイコンのVSSにHSSCを適用した例
ルネサスのスライド。
[画像のクリックで拡大表示]

 HSSCは、指定ネットのパッド(基準点)から配線各点までの合成抵抗のマップを示す(図2)。また、指定ネットの任意の2点間の抵抗を計算する。入力はGDS II形式のマスク・レイアウト・データおよびnxtgrd(StarRCの配線RC回帰式データベース)。LVS(layout vs schematics)や電流解析のセットアップは不要で、10分程度で使えるようになるという。

 このHSSCの主な用途を3つ金本氏は示した(図3)。(1)電源配線の均一性チェック(これで、電源メッシュ交差部のビア抜けもチェックする)、(2)ESD放電パスの抵抗チェック、(3)IPコア実装制約検証(チップレベルのパッド~IPコア間配線抵抗チェック)である。

 HSSCの開発に当たっては、ツールをまとめただけではなく、最適化の工夫を複数盛り込んだ(図4)。例えば、ビアアレイを縮退させる(ビアをマージする)ことで、回路シミュレーション時間と精度のトレードオフを最適化した。またStarRCの精度を改善したり、対象ネットを限定してMilkywayデータを生成するようにして処理に必要なHDD容量を減らしたり、操作性を改善するなどもしている。

 金本氏はHSSCの適用事例も示した。まず、ネットワーク機器向けメモリーのLow Latency DRAM(LLDRAM)である(日経テクノロジーオンライン関連記事1)。このメモリーでは、動作安定のために電源配線の均一性が求められる。そのチェックにHSSCを適用した。4.6GビットLLDRAMのVSSをチェックしたところ、CPU時間は9.6時間だった(主記憶100Gバイト、HDD36Gバイト、CPUコア1個で動作)。

 2番目の適用事例はフラッシュメモリー搭載の車載向けマイコン「RH850シリーズ」(同関連記事2同関連記事3)。同マイコンのVSSにHSSCを適用して、チップレベル電源配線のレイアウトデバッグや、ESD放電パスの抵抗チェック、チップレベルのパッド~IPコア間配線抵抗のチェックを行った(図5)。マイコンは5.6Mゲートの規模でそのVSSをチェックしたところ、CPU時間は12.9分だった(主記憶2.75Gバイト、HDD361Mバイト、CPUコア1個で動作)。