PR

配線レイアウト依存性やデバイス近傍容量を考慮

図6●StarRCの配線レイアウト依存性に関して説明する坂元 英雄氏 日経エレクトロニクスが撮影。スクリーンはルネサスのスライド。
図6●StarRCの配線レイアウト依存性に関して説明する坂元 英雄氏
日経エレクトロニクスが撮影。スクリーンはルネサスのスライド。
[画像のクリックで拡大表示]

 今回の講演では、金本氏に続いて、ルネサスの坂元 英雄氏(技師)も登壇した(図6)。同氏はStarRCの高精度化に関して説明した。配線レイアウト依存性やデバイス近傍容量を考慮することで、抽出するパラメーターの高精度を図った。

 同社の40nmプロセスでTCADをリファレンスとしてパラメーターの誤差を評価したところ、抵抗は±3%、容量±5%に抑えられた。また、同じプロセスで実測に対して遅延時間Tpdの誤差を評価したところ、±5%に抑えることができた。前述のHSSCにおいても、配線レイアウト依存性考慮により実LSIとコリレーションのとれた配線抵抗計算を実現している。

 最後にもう一度登壇した金本氏は、Synopsysと共同で組み上げたHSSCの早期の製品化を望んでいることなどを訴えた。なおHSSCはデジタルICだけでなく、アナログICにも適用できる。