PR

 SRAM入りのSoCとほぼ同じ手順で不揮発性メモリー混載SoCを設計できるように、新たなフラッシュメモリーIPの開発を進めている国内ベンチャー企業がある。ルネサス エレクトロニクスからスピンアウトした不揮発性メモリーのエンジニアが2011年に設立したフローディア(ホームページ)だ。

 代表取締役社長を務める奥山幸祐氏らは、ルネサス時代もマイコンやSoCに埋め込むフラッシュメモリーIPを開発していた。その際に重視したことは、車載マイコンで使いやすいように、広い温度帯域で使えることや高速応答性だった。ベンチャーを立ち上げてからは、異なる方向性でフラッシュメモリーIPの開発することになった。

 同氏によれば、ファウンドリーで製造されるSoCに搭載されるほとんどのフラッシュメモリーIPは、米Silicon Storage Technology(SST)社の製品だという。130nm世代までは、SSTのフラッシュメモリーIPは安価にSoCに混載できることから、広く普及した。プロセスコストが10%増える程度だったという。ところが、90nm世代以降はロジックプロセスに追加するマスク数が増えてしまい、最近は、SSTのフラッシュメモリーIPを混載すると、プロセスコストが30%増えてしまうようだ。

図1●SRAMメモリーIPとほぼ同じ自由度でSoC内で使える フローディアのスライド。
図1●SRAMメモリーIPとほぼ同じ自由度でSoC内で使える
フローディアのスライド。
[画像のクリックで拡大表示]

 さらに、既存のフラッシュメモリーIPを取り込む際には、チップ設計に制限が付くという(図1)。「SRAMメモリー IPは、SoC中の任意の場所に任意の容量で置ける。ところが、既存のフラッシュメモリーIPは、SoCの1ヵ所にどーんと置かれる。設計者目線では、外付けのフラッシュメモリーがSoCに入っているだけ」(同氏)。こうした既存のフラッシュメモリーIPの弱点を無くして、SRAM メモリーIPと同じようにSoCに取り込めることを狙って開発を進めているのが、「LEE Flash-G2」である。

図2●メモリーIPの電源の違い 左2つが既存のフラッシュメモリーIP。右上が開発中の「LEE Flash\-G2」。右下はSRAMメモリーIP。フローディアのスライド。
図2●メモリーIPの電源の違い
左2つが既存のフラッシュメモリーIP。右上が開発中の「LEE Flash-G2」。右下はSRAMメモリーIP。フローディアのスライド。
[画像のクリックで拡大表示]

 既存のフラッシュメモリーIPがSoCへの取り込みが難しい要因の1つが、書き込みや消去に必要な高い電圧を供給しなければならないことだ(図2)。高電圧領域の近くには、低電圧(1.2~1.5V程度の、いわゆるコア電圧)動作のロジックセルやSRAMメモリーIPが置けない。LEE Flash-G2では、この制限は大幅に緩和される。書き込み用に12Vの電源が要るが、チップの端におくだけで良い。その電源からLEE Flash-G2への12V配線は必要だが、「SRAMメモリーIPと同じように、任意の容量で任意の場所に置ける」(奥山氏)。SRAMメモリーIP同様に、任意の構成・容量のフラッシュメモリーIPを生成できるジェネレーターを用意する計画である。