PR
NITROX Vの機能ブロック図 Caviumの図。
NITROX Vの機能ブロック図 Caviumの図。
[画像のクリックで拡大表示]
応用回路の例 Caviumの図。
応用回路の例 Caviumの図。
[画像のクリックで拡大表示]

 米Cavium社は、セキュリティープロセッサーICのハイエンド製品「NITROX Vファミリー」を発表した(ニュースリリース)。競合製品に比べて、3~10倍の処理能力を持つという。

 最大288個のセキュリティー処理用RISCプロセッサーコア、圧縮伸長エンジン(専用回路)、仮想化対応のPCIe Gen3インターフェース(最大8本)とInterlakenインターフェース(最大8本)などを集積するICである。入出力の帯域は最大100Gビット/秒という。

 セキュリティー処理用RISCプロセッサーコア群では、最大120K RSA演算/秒(鍵長2048ビット)、300K楕円暗号演算/秒(P-256曲線)の暗号化処理を実行する。バルク暗号化性能は100Gビット/秒だという。サポートする暗号化手法はAES、3DES、SHA-2、SHA-3、RSA 2048、RSA 4096、RSA 8192、ECC p256/p384/p52、Kasumi、ZUCおよびSNOW 3G。

 圧縮伸長エンジンは、GZIP、PKZIP、Inflate & Deflateの各アルゴリズムに対応するほか、LZS圧縮もサポートする。同エンジンのスループットは、100Gビット/秒だという。対応するプロトコルとしてはIPsec、SSL、TLS 1.x、DTLS及びECC Suite Bが挙げられている。なお、ワーキングメモリーを外付けする必要はないという。

 27mm×27mmのFCBGAパッケージに封止する。NITROX Vファミリーの量産出荷は2015年第3四半期中を予定している。価格及び開発環境などについては現時点では未公表。

■変更履歴
この記事の掲載当初、下から2つめの段落で「PKGIP」としていたのは、「PKZIP」の誤りでした。お詫びして訂正します。本文は修正済みです。