PR

 2013年2月に日経BP社が主催したセミナー「世界半導体サミット@東京 2013 ~クラウド&スマート時代への成長戦略~」から、東芝 取締役 代表執行役副社長(JEITA半導体部会長) 齋藤昇三氏(肩書きは講演当時)の講演を日経BP半導体リサーチがまとめた。今回は3回連載の最終回。第1回はこちら、第2回はこちら
――――――――――――――――――――――――――――――――

NANDフラッシュの微細化に二つの壁

 次に、半導体メモリ技術の話をしたい。まずNANDフラッシュ・メモリのロードマップについて説明する。ビット容量は継続的に高まっており、セル・サイズは指数関数的に縮小できている。多値化に関しては、SLC(1ビット/セル)からMLC(2ビット/セル)、現在はTLC(3ビット/セル)までできている。このようにセルの縮小や多値化によって大容量化を実現してきた。

 微細化に関しては、現在の我々の主力は19nm世代品である。技術世代の刻み方は徐々に細かくなり、世代交代の時間軸はだんだん短くなってきている。現在は1~1.5年ごとに次の世代に切り替えている。世代交代は、もちろんコストを下げるために行うが、急に大きくジャンプするだけの余力がなくなってきているという事情もある。

 我々は今、微細化・大容量化の道を突き進んでいる。これまでは勢いよく走ってきたが、徐々に“道路”が狭くなってきた。NANDフラッシュ・メモリの最小ピッチが狭くなってきている上に、世代交代の時間軸が短くなっているからだ。その間にさまざまな改善を進めてきたが、二つの大きな障壁が出てきた。

 一つは技術の壁だ。「ここから先は技術的に限界だ」という世代にぶつかることになる。19nm世代の次にどこまで微細化できるかを見極めることは難しい。おそらく15nm世代は実現できても、12nm世代は難しいという状況だとみている。

 もう一つ、より大きな要素としてコストの壁がある。なぜ、我々は微細化・大容量化しているかというと、それはコストを下げるためだ。年率数十%のペースでコストを下げなければならない。そこに向けてダブル・パターニングやクアドルプル・パターニング、あるいはEUV(extreme ultraviolet)リソグラフィを使っていく。いずれもコストが非常に高い。コストの山を越える方法はいろいろとあり、トライしているが難しいのが実情だ。

 今後、微細化ができなければ、新たな解決策が必要になってくる。それを我々は「Post-NAND」と呼んでいる。Post-NANDの一つの候補が、3次元NANDフラッシュ・メモリ「BiCS(Bit Cost Scalable)」である。もう一つの候補はクロスポイント型の抵抗変化メモリ(ReRAM)である。さらに、その先には分子メモリや有機メモリなど、さまざまなアイデアが出ている。

STT-MRAMの開発にも注力

 メモリ技術をアクセス速度と容量で分類すると、SRAMが最も高速で、容量が少ない。SRAMは主にキャッシュ・メモリとして利用されている。一方、SRAMよりは遅いが、大容量のメモリとしてワーキング・メモリがある。ワーキング・メモリにはDRAMや相変化メモリ(PRAM)、NORフラッシュ・メモリなどがある。最近では磁気メモリ(MRAM)が次世代のワーキング・メモリの候補として急浮上してきた。一方、ワーキング・メモリよりも遅いが、大容量なメモリとして浮遊ゲート構造のNANDフラッシュ・メモリがある。さらに大容量の領域をカバーするメモリ技術がPost-NAND、およびその次世代版であるPost-Post-NANDである。

 現在、我々が狙っているのはNANDフラッシュからPost-Post NANDまでの領域と、MRAMを含むワーキング・メモリの領域である。ここでは、Post-NANDの代表格であるBiCSと、ワーキング・メモリとして期待が高まっているMRAMについて、それぞれ説明する。

 まず、BiCSについて説明したい。現在、NANDフラッシュ・メモリはパッケージ内でチップを積層している。現在は一つのパッケージで16チップまで積層できるようになった。ただし、この方法ではコストを下げられない。一方、BiCSはチップ内でメモリ・セルを縦積みにしている。具体的には多結晶Si膜と絶縁膜の積層膜に一括で穴(メモリ・ホール)を開け、穴の中にチャージ・トラップ膜や多結晶Siチャネルを埋め込む。積層した多結晶Si膜はワード線(制御ゲート)として機能し、Siチャネルとの交点でメモリ・セルを構成する。

 一方、MRAMに関しては、現在STT-MRAM(spin transfer torque MRAM)の開発を進めている。既にいくつかサンプル品を試作し、評価しているが、従来の磁界書き込み型のMRAMに比べて構造や動作を大幅に単純化できる。トンネル絶縁膜を二つの強磁性体薄膜(フリー層、固定層)で挟んだ構造のMTJ素子に電流を流し、フリー層の磁化を反転させる。フリー層と固定層の磁化の向きが一致している場合はMTJは低抵抗となり、それぞれの磁化が逆向きの場合は高抵抗となる。これによって「0」「1」を記憶する。

 STT-MRAMは高速な動作が可能なほか、微細化にも向いているため、将来的には大容量化、低コスト化が期待できる。ここ1~2年でSTT-MRAMは市場に出てくるだろう。STT-MRAMは次世代のDRAM、特にモバイル系DRAMを置き換えていくだけのポテンシャルがある。