PR

 自動レイアウト・ツール(automatic placer and router)は,マクロセルの接続情報(ネットリスト=論理回路設計結果)を入力すると,チップ上にマクロセルを自動的に置き(配置し),その間を自動的に結ぶ(配線する)ツールである注)

 ほかのEDAツールと同様に,自動レイアウト・ツールを使うには,まずマクロセル・ライブラリを準備する必要がある。これは,内部のレイアウト設計が済んでいるマクロセルの集合である。マクロセルの回路規模は幅広い。NANDやフリップフロップなどの基本的なマクロセルから,RAMやROM,CPUコアといったメガセルまである。さらに,レイアウト設計上で守らなければならない設計ルール(配線の幅や許容間隔など)を用意する。

 こうした準備が整うと,ネットリストを自動レイアウト・ツールに入力する。最近は,論理合成ツールが生成したマクロセルの接続情報を入力することが増えた。自動レイアウト・ツールの最終出力は,チップのマスク・レイアウト・パターンを表すファイル(通常はGDSIIストリーム・ファイル)である。

配線遅延時間の制御が重要に

 自動配置配線ツールの評価指標は次の3点といえる。すなわち,

(1)処理速度:大規模な回路のレイアウト設計を短時間に行なえること

(2)集積密度:できる限り小さなチップ面積にマクロセルと配線を収めること

(3)遅延時間制御:配線長(配線の遅延時間)を制御し,LSIの動作速度を高めること

である。

 自動レイアウト・ツールは,かつて主にASICに適用されていた。このときには(1)の処理速度が重要だった。今日では高集積,高性能が要求されるマイクロプロセサやASSPについても自動レイアウト・ツールを使って設計するのが常識となってきている。半導体製造技術の進展により,チップ上で実現できる回路規模が飛躍的に増大し,人手によるレイアウト設計が困難になったことや,機器(セット)開発競争の激化により,LSIの開発期間短縮の要請が相当に強まっていることが背景にある。

 こうしたニーズに応えようと,EDAベンダーは自動レイアウト・ツールの機能・性能を向上させた。上述の(2)の集積度や,(3)の遅延時間制御の点でも十分に実用に耐え得るようになった。

 この中でも特に重要なのは(3)の遅延時間制御である。半導体製造技術の進歩は,自動レイアウト・ツールに大規模回路への対応だけでなく,遅延時間の考慮を要求しているからだ。微細化によってマクロセルの遅延時間が短くなり,その結果として配線遅延時間がチップの動作速度に大きな影響を与えるようになった。つまりレイアウト設計の良し悪しで,LSIの性能が決まる。

 EDA市場では,ユーザーが設定したタイミング(遅延時間)の制約条件を守るように処理を進めるタイミング・ドリブン型の自動レイアウト・ツールが主流になってきた。このツールには,クロック・スキューを最小化するクロック・ツリー生成機能なども備えていることが多い。

タイミング検証用データも出力

 自動配置配線ツールを用いた設計は以下のように進む。

(1)データ入力:設計ルールとマクロセル・ライブラリ,ネットリストを自動レイアウト・ツールに入力する。

(2)フロアプラニング:マクロセルの位置を指定したり,マクロセルのグルーピングおよび位置の指定をする。電源配線の概略経路なども決める。フロアプラニングは基本的にレイアウト設計者が人手で作業する。この作業を行なうツールを切り出したのがフロアプランナである。

(3)マクロセルの配置:マクロセルを最適な位置に自動配置する。マクロセル間の総配線長の最短化や,配線遅延時間の最小化などが目標となる。

(4)マクロセル間の配線:ネットリストを基に,マクロセル間を自動で配線する。通常,大まかな配線経路を求める概略配線処理と,配線層や正確な座標まで決定する詳細配線処理とに分かれる。

(5)出力:配線容量や配線遅延時間を計算し,タイミング検証用ツールで使うファイルを出力する。

(6)出力:配置配線結果をストリーム・ファイルとして出力する。

 大規模なチップの場合には,複数の部分回路に分割して,部分回路ごとに配置配線処理を行なう階層レイアウトが行われている。

注)このほかに,LSIのレイアウト設計を自動処理するツールとしては,モジュール・ジェネレータ(module generator)やセル・ジェネレータ(cell generator)がある。前者は,メモリや乗算器など規則的な構造をもつ回路の仕様(ビット数など)を入力すると,その回路のマスク・レイアウトを自動生成する。一方,セル・ジェネレータは,フリップフロップなどのプリミティブなマクロセルのマスク・レイアウトを自動生成する。


(99. 9. 6更新)

このEDA用語辞典は,日経エレクトロニクス,1996年10月14日号,no.673に掲載した「EDAツール辞典(NEC著)」を改訂・増補したものです。