PR

 配線層のみの変更で専用回路を設計できるLSI。セルベースLSIでは,40枚程度のマスクを機器メーカーが用途に応じてカスタマイズする。マスタ・スライスLSIは,トランジスタ層と配線層の一部を使って回路を作り込んだウエハー(スライス)を半導体メーカーが提供することにより,新たにカスタマイズするマスクの枚数を減らせる。設計可能な専用回路の規模は減るが,開発費の低減や納期の短縮などの利点がある。

 マスタ・スライスLSIはセルベースLSIよりも開発費が安く,開発期間も短くできるが,チップ単価がケタ違いに高いことが普通だった。ところがマスタ・スライスLSIのチップ単価を下げる2つの大きな動きがあり,この常識が大きく変わろうとしている。1つは,セルベースLSIと既存のマスタ・スライスLSIの中間といえる「カスタム・スライス」型が登場したことである。カスタム・スライス型は,配線層の変更で専用の論理回路を設計可能な汎用セルを提供する。ユーザーは必要なIPコアと汎用セルの配置を決め,汎用セルの配線層を設計すると,所望のチップを実現できる。最初のLSIの開発時にはセルベースLSIと同等の費用と期間がかかるものの,改訂品や派生品の開発では,初回開発時に比べて費用を1/10~1/2,試作品を入手するまでの期間を1/3程度に抑えられる。

 もう1つは,同一のスライスを複数のユーザーが使いまわす,既存のマスタ・スライスLSI(「ストラクチャードASIC」と呼ばれることもある)の価格が大幅に引き下げられていること。2005年第4四半期に1万ゲート当たり0.15米ドルまで下げる動きが出ている。

パターンの形成工程を比較
図 開発期間の短さに注目
マスタ・スライスLSIの利点は,短期間で開発できること。図は,150nmルールで製造するNECエレクトロニクスの「ISSP1」を採用した例である。MPEG―2復号化LSIにISSP1を利用したアイベックステクノロジーは,設計を始めてから3カ月で試作品を入手できた。(2005年2月14日号より抜粋)