PR

 CMOSトランジスタのウエル,Si基板,n+拡散層,p+拡散層により形成されるnpn,pnp構造(寄生バイポーラ・トランジスタ)が,電源や入出力端子からの雑音によりオン状態となり,電源と接地の間に大電流が流れる現象。ラッチアップが発生すると,Siや配線などが溶けだして素子が破壊されてしまう。