PR

【正解】

(2)

【解説】

 LSIの高集積化に伴い、従来プリント基板上に構成していた電子システムを1つのチップ上に構成することが可能になった。これがSoCである。SoCの構成例を図に示すが、CPUや演算器などの論理回路のほか、ROMやRAMなどのメモリー、A-D変換器やD-A変換器などのアナログ回路、USB(Universal Serial Bus)などの高速インターフェース回路も一般的に搭載している。またSoC内部で使用するクロック信号を発生するためのPLL(Phase Locked Loop)回路も搭載しているのが一般的である。これらの構成要素はIPコアと呼ばれており、SoCの用途拡大とともに、IPコアも多様化が進んでいる。

 SoCは高集積化による小型化、高性能化、低消費電力化という利点がある一方で、開発期間が長い、設計や製造のためのコストが大きいなどの欠点もあり、何が何でもSoC化するのが得策とは限らない。そこで、これを補う形で採用されているのがSiP(System in PackageあるいはSystem in a Package)である。これは1つのパッケージ内に複数のチップを集積したもので、高集積化による利点に関してはSoCよりは劣るものの、開発期間やコスト面ではSoCに優っており、適材適所で使い分けられている。

 なお、SoCのテストに関しては、IPコアを分離した形でテストするコアテストの他に、IPコア間のテストやチップ全体としてのテストについても考慮が必要である。また、SoCの設計期間短縮のためにはIPコアの再利用が重要であるが、その際にはIPコアのテストデータの再利用も考慮する必要がある。このような観点から様々な標準化が進んでおり、プリント回路基板におけるJTAGバウンダリスキャン(IEEE Std.1149.1)の概念を拡張した搭載コアテスト方式(IEEE Std.1500)やIJTAG方式(Internal JTAG、IEEE Std. 1687)などが用いられている。

 以上の点を踏まえて、各選択肢の正誤について以下に示す。

(1) 正しい
 上記のとおり、SoCは従来プリント基板上に構成していた電子システムを1つのチップ上に構成したものである。

(2) 誤り
 SoC内部で使用するクロック信号を発生するための回路はPLLであり、PLA(Programmable Logic Array)は誤りである。

(3) 正しい
 SoCには、必要に応じてDRAM、SRAM、ROM、フラッシュメモリなどの様々なメモリーが搭載される。

(4) 正しい
 SoCには、必要に応じてUSB、HDMI、PCI Expressなどの様々な高速インターフェースに対応するIPコアが搭載され、そのためのHigh Speed IO部も搭載される。

(解説:群馬大学 畠山一実)

テスト豆知識(その12)
自動車の電子化が進むとともに、車載ICがテスト技術のドライバーとして重要な位置を占めている。ご存じのとおり車載ICには非常に高いテスト品質が要求されており、国際会議でも0DPPMやサブPPMという言葉がよく使われている。この動きはますます加速しており、2016年11月に開催された国際テスト会議(2016 International Test Conference (ITC2016))では、DPPMに代わってDPPBという言葉がしばしば聞かれた。よく考えると1DPPBは10億個に1個の見逃し不良であり、同一LSIの生産量から考えると見逃し不良に出会えることはまさに非常にまれな出来事ということになる。もしかすると見逃し不良品のコレクターが現れる時代になるかもしれない。