PR

 コンピューターが電力を消費して動作する「電子計算機」であることは広く知られていると思いますが、モーターのような可動部品が入っているわけでもない(冷却ファンやHDDのスピンドルモーターは入っていますが、そこで消費される電力は微々たるものです)コンピューターがなぜ電力を消費するのかは意外と知られていないと思います。今回はその辺のおはなしです。

電力とは

 さて、電力とは電圧と電流の積です。例えば電圧100Vで1Aが流れていれば100Wの消費電力になります。コンピューターの電源は通常一定電圧注1)の直流で電流のみが負荷状態に応じて変動するので、一般的に電源電圧×消費電流の平均値として消費電力を求めます。

注1)昔は5V、今は3.3Vが多く、最近は1.8Vのものも増えてきました。

 さてなぜコンピューターが動くと電流が流れるのか、当たり前のようでいて実は奥の深い話です。これは大きく分けて(1)電流性の回路構成である場合、(2)CMOS回路特有の寄生容量・貫通電流によって発生する場合、(3)漏れ電流によって発生する場合、(4)容量性の回路構成である場合に分けられます。

(1)電流性の回路構成

 現代のデジタルコンピューターは半導体スイッチ素子であるトランジスタを組み合わせ、2進数の論理演算回路を構成することで計算を実現しています注2)。トランジスタには電流駆動のバイポーラトランジスタと電圧駆動の電界効果トランジスタ(FET:Field Effect Transistor)の2種類があります。

注2)大昔のデジタルコンピューターには、電磁石駆動スイッチであるリレーを使ったものもありました。昔のコンピューターといえば「真空管」と思う人が多いと思いますが、真空管は微分方程式を電気信号に近似して解くアナログ計算機に主用されたもので、現代のデジタルコンピューターとは趣が違います。

 バイポーラトランジスタの場合、コレクター~エミッタ間の導通はベース~エミッタ間に流れる電流によって制御されます。トランジスタをONにするためにはベースに電流を流さなければなりません。つまりバイポーラトランジスタを用いる限り、消費電力の低減にはどうしても限界があります。

図1
図1
バイポーラトランジスタのスイッチング原理。ベース~エミッタ間に流れる微小電流によってコレクター~エミッタ間の電流が制御される。
[画像のクリックで拡大表示]

 FETの場合、ソース~ドレイン間の導通はゲートにかかる電圧によって制御されます。FETゲートの抵抗値(インピーダンス)は非常に大きく、特にMOS型(Metal-Oxide-Semiconductor)と呼ばれるタイプのFETは入力ゲートに絶縁層があるため電流はほとんど流れません。

図2
図2
MOS-FETのスイッチング原理。ゲートにかかる電圧によってソース~ドレイン間の導通が制御される。
[画像のクリックで拡大表示]

 バイポーラであれFETであれ、トランジスタをどう組み合わせてON/OFFを表現するかによっても回路の消費電流は変化します。トランジスタを1個だけ使う回路の場合、ON・OFFどちらかの状態で抵抗を通じて電流が流れます。このような片チャンネル回路ではやはり消費電力の低減はできません。

図3
図3
DTL(Diode Transistor Logic)NANDゲート。入力A、Bのダイオードはベース電流を「捨てる」方向に働き、どちらか片方でもLowであればトランジスタはOFF状態となり、出力Xは抵抗経由でHighとなっている。A、B両入力ともHighになるとベース電流が流れ、コレクター電流が出力段抵抗の電流をグランドに「捨てる」ことで出力がLowになる。
[画像のクリックで拡大表示]

 これに対しトランジンスタ2個を組み合わせて交互に切り替える回路の場合、捨てるためだけに電流を流す無駄がなくなります。このような回路をトーテムポールと呼び、バイポーラトランジスタで組んだトーテムポールをTTL(Transistor Transistor Logic)、MOS FETで組んだトーテムポールをCMOS(Complementary-MOS) と呼びます。CMOS回路は特に省電力性に優れ、(2)(3)で後述する条件を除けばほとんど電流が流れません。

図4
図4
TTL NANDゲート。出力段の上下トランジスタは交互にONになるため、DTLのように電流を無駄に捨てない。またHigh側出力が抵抗の垂れ流しではなくトランジスタによる積極駆動なので、DTLよりも動作速度が速い。入力段にはエミッタを複数持つトランジスタが変則的なかたちで接続されているが、これはトランジスタをダイオードとして利用したもので、入力側の動作原理はDTLと同じ。エミッタの下に入っている逆向きのダイオードは保護回路で、論理上の意味は持たない。
[画像のクリックで拡大表示]
図5
図5
CMOS NANDゲート。上下交互に動くCMOS FETのペアがHigh側が並列、Low側が直列につながっており、A、B両入力がHighになったときHigh側FETがOFF、Low側FETがONとなって出力がLow levelに駆動される。バイポーラトランジスタ回路と異なり、抵抗が一本もないことに注意。
[画像のクリックで拡大表示]

 初期のCMOSには動作速度が遅いとか集積度を上げにくい問題があり、1970-80年代のICはバイポーラのTTLや片側抵抗のN-MOSロジックが主流を占めていました。しかしCMOS技術の改良は目覚ましい勢いで進み、90年代からはどんどんCMOSに置き換えられていきました。