PR
高速インタフェース規格が次々と登場し、EMIやシグナル・インテグリティの問題など、機器設計上の課題は増える一方である。日経エレクトロニクスでは以前、高速インタフェース設計の勘所について、さまざまな高速インタフェースの認証試験を手掛けているアリオンの大原稔氏に解説してもらった。今回、2011年4月18日号に掲載した「規格認証試験に潜むリスク、互換性確保がカギに」の内容を3回にわたって紹介する。(2016年2月29日まで、期間限定で特別に無料公開する)

前回から続く

 では、インタフェース規格の認証試験とは具体的にはいかなるものか。同試験は、大別して2種類ある。一つは規格への適合を確認する「規格適合(conformance)試験」、もう一つが規格に適合した製品同士を接続し、きちんと動作するかどうかを調べる「互換性(interoperability)試験」である。

 規格適合試験は、仕様書やガイドラインなどへの適合性を確認する試験である。一般には、仕様書の構成に準じて、物理層やプロトコル層、アプリケーション層などの階層ごとに試験する(表2)。規格適合試験に用いるサンプル品は最終製品と同等であることを求められるので、開発の最終段階で試験することになる。

表2 各階層での試験内容と対象となる部品などの例
表2 各階層での試験内容と対象となる部品などの例
[画像のクリックで拡大表示]

 ほとんどの規格の適合試験では、必要最低限な範囲を定めているだけである。言い換えれば、合格すべき重要な試験のみを必須事項として規定している。基本的な動作の確認のほか、接続時に他の機器に障害を与えるといった重大な問題が発生するのを防ぐことに重点を置いているからだ。

 さまざまな試験を行うほど、対応機器が市場に出た後で問題が発生しにくくなる。だが、時間や費用がかかり、機器メーカー側の大きな負担となってしまう。

 そこで、試験項目の「メリハリ」が必要だ。例えば、自動車の車検では搭乗者や周囲への安全などを目的に試験し、加速性能などの性能面はほとんど調べないことに似ている。