PR

――ハードウエア設計のノイズ対策について、この1年の技術動向、技術トピックスをご紹介ください。

 この1年で、4Kや今後登場する8Kの画像伝送に使われる12G-SDIインターフェースを搭載したシステム開発が増えてきました。12-SDIをはじめ、3G-SDIやHD-SDIなどのSDI規格は、SMPTEによって規定された信号品質規格に準拠しなければなりません。その中でも特にリターンロス規格の準拠が難しく、これらの信号品質規格が満たせるまで何度も設計をやり直す必要が生じます。

 一方、高速な演算処理を行うために欠かせないメモリーインターフェースにおいても、DDR3からLPDDR3、DDR4、LPDDR4へとより高速化、低消費電力化のために低電圧化だけでなく、終端方式をテブナン終端からプルアップ終端方式に変更したり、データ送信ビットにDBI(Data Bus Inversion)ビットを付加する技術の採用などが進んでおります。

 DDR系は、高速処理のために多くの信号が同時にオン/オフするため、クロストークの問題や同時スイッチングノイズによる電源変動による波形ひずみとタイミング変動の問題がこれまでも数多く発生しています。これらの影響度が、高速化と低電圧化によって、さらに大きくなってきています。

 また、カメラのイメージセンサーで受けた画像データを伝送するために使用されるインターフェースも、2Gビット/秒を超える高速伝送になっています。MIPIに代表されるCSI-2やSLVS-ECなどのインターフェースです。同時に、低消費電力化のための低電圧化も進んでいます。

 車載系の分野においても、今後の自動運転システムなどの普及に伴い、さらなる高速伝送が求められます。同時に、民生品と比較して高い信頼性の確保や外部放射ノイズ、伝導ノイズ、イミュニティーなどへの厳しい対応が必要になります。また、静電気などからの電子機器への保護も重要な課題となっています。

――この先の動向、今後のニーズに対応するために必要なことは。

 信号の伝送速度は10Gビット/秒を超え、高周波固有の信号の減衰は、より顕著になっています。LSIからの引き出し部、線長調整のためのミアンダ配線、ビアや部品の実装パッドなどの微小な配線経路上のインピーダンスの不連続さえも、無視できなくなってきます。また、材料の周波数や温度ばらつき、基板位置による比誘電率のばらつきなども顕在化してきています。

 一方、電源電圧は1.0Vを下回り、電源電圧の揺れに対する許容度がますます厳しくなっています。また、入出力バッファーの同時動作によって、信号波形にひずみが生じる同時スイッチングノイズの影響が顕著になります。その結果、アナログ電源やPLL電源のような、ノイズ感度が高い電源へのノイズ伝搬に起因する問題も発生しています。さらに、大電流化のために、DCドロップやそれに伴う熱の問題も顕在しています。

 さらに、同一製品にWi-Fi、GPS、3Gなどの受信アンテナとLSIやモーターからのノイズ源が同居することから、自己干渉による受信感度の低下なども問題になってきています。

 こうしたトラブルは、製品として出来上がった後に解決しようとすると、かなり多くの時間が必要になってしまう。このため、設計の上流段階から解析技術を用いたノイズ設計(フロントローディングノイズ設計)を用いることで、試作回数の低減や対策期間の短縮を図ることが期待されるようになってきました。

 フロントローディングノイズ設計によって課題を適切に解決するためには、SI(Siginal Integrity)、PI(Power Integrity)、EMC(Electro-Magnetic Compatibility)の3つが包含した幅広い技術を必要とします。