PR

5G向けのビームステアリング技術

 5Gに向けては、高い周波数で電波の方向性を操作するビームステアリング技術が注目を集めている。今回のISSCC 2017では、米IBM社とスウェーデンEricsson社が28GHzの周波数で32素子のアンテナを制御する回路を発表した(講演番号 7.2)。偏波したビームを1.4度の分解能で制御できる。

 次世代の技術として期待されるフェイズドアレーの基本となる技術であり、今後のシステム開発に与える影響は大きい。セッション会場は満員になり、時間切れで質問を打ち切るほど活況だった。

26.8dBm出力の完全集積型デジタルパワーアンプ

 以前は難しいとされていたディープサブミクロンのCMOSプロセスで製造する送信機回路の性能が、オールデジタル型の技術を使って向上してきている。例えば、今回のISSCC 2017では、オーストリアIntel社とイタリアUniversity of Padovaが、28nmCMOSで製造した電源電圧1.1Vで26.8dBm出力の完全集積型デジタルパワーアンプを発表した(講演番号13.9)。

 スイッチトキャパシタ型回路を用いて35%という高効率性能を実現し、広帯域変調信号でも良好なEVM(Error Vector Magnitude)を得た。パワーアンプのCMOS技術は厳しい競争となってきており、今後もデジタル型回路で改善が進むと予想される。

40nm CMOSでフルデュプレクス送受信機

 今後の無線技術の1つとして、送受信で同じ周波数を同時に用いるフルデュプレクス無線通信がSession 18「Full Duplex Wireless Front-Ends」で議論された。限られた資源である周波数を有効活用し、データレートを増大するための重要な次世代技術だが、集積回路においては送信受信間の高いアイソレーションを実現する回路技術を開発する必要がある。

 University of Washingtonはこの課題に向けて、RF部とアナログベースバンド部に1組のキャンセル経路を挿入して、送信部から受信部への電力漏れを抑制した(講演番号 18.1)。42MHzという広帯域で50dB以上のキャンセル性能を実現する。 Washington大は40nm CMOSプロセスを用いてフルデュプレクス送受信機を試作した。こうしたキャンセル技術は周波数資源の観点からも今後様々な無線用途で広がると期待できる。