PR
試作したLDMOSの断面図(図:東芝)
試作したLDMOSの断面図(図:東芝)
[画像のクリックで拡大表示]
ドレイン直下の電界強度とHBM耐量の関係(図:東芝)
ドレイン直下の電界強度とHBM耐量の関係(図:東芝)
[画像のクリックで拡大表示]

 東芝は、ESD耐量を高めた、「Fully Isolated(完全分離型) NチャネルLDMOS」と呼ぶトランジスタを開発した。同トランジスタは、ドレインに負電圧が印加された際の耐圧(負バイアス耐圧)を高めたもの。従来はESD耐量を高めるとチップ面積が大きくなってしまっていた。今回、ESD耐量の指標の1つである人体モデル(HBM)で4kVを満たす、負バイアス耐圧30V超のトランジスタのチップ面積を従来に比べて46%削減した。車載向け、例えば電動パワーステアリング用モーター(EPSモーター)の駆動部などへの適用を狙う。今回の技術を採用したNチャネルLDMOSをサンプル出荷中で、2018年の量産を予定する。

 東芝によれば、車載用途で負バイアス耐圧を求める声が高まっているという。従来はLDMOSに保護素子を外付けなどしていた。LDMOS単体で負バイアス耐圧を高められれば、こうした外付け部品を削減できる。だが、負バイアス耐圧を上げるために、p型の「RESURF(リサーフ)」層を厚くしたり、不純物濃度を高めたりすると、HBMが下がってしまう。つまり、負バイアス耐圧とHBMはトレードオフの関係にある。