PR

 筆者の興味は、ATE(Automatic Test Equipment)アプリケーションのテスト技術にある。この意味では「ITC(International Test Conference) 2015」(10月6日~8日に米国カリフォルニア州アナハイムで開催)のテクニカルセッション(口頭発表)の中には、興味があるものが見あたらなかった。

 むしろ、2日にわたって実施されたポスターセッションのほうが興味深かった。ポスターセッションは、論文にするにはまだ途中段階の仕事だったり、実用的にはどうかと思われるものがあったりするが、本体のテクニカルセッションよりもインタラクティブにディスカッションできるので時差で苦しんでいる身には短時間に意識が集中できるのでよい。以下にポスターセッションから3件を紹介する。

高速A-D変換器のSN比を高める

 1件目はオランダApplicos社のK. Schaapman氏のポスター発表。タイトルは「Clock Jitter Cancelation in Coherent Data Converter Testing」(ポスター番号:PO1.17)である。

 高速A-D変換器はサンプリングクロックのジッターがSN性能を決める重要な要素である。ジッターが大きいと信号をサンプルするタイミングが揺らぐため、結果としてノイズに見える。このノイズに基づくSN比は、SN比[dB]=-20 log(2*π*fin*tj)と書ける。ここでfinはテスト信号周波数、tjはサンプリングクロックのRMSジッターである。上式ではサンプリング周波数でなくテスト信号周波数が入ることには注意が要る。

 テスト信号周波数が高いほど信号の変化が急峻になるため、それを打ち抜くサンプリングクロックの揺らぎにより、サンプルした値の誤差が大きくなる。16ビットA-D変換器ともなれば、数十MHzのテスト信号ではサンプリングクロックのジッター性能は1ps-rmsより小さくなければならない。このような低ジッターのクロックを得るにはかなり高純度な、すなわち高価なクロック発生器が必要になる。

 そこで発表者が採った方法は、サンプリングクロックと同じクロックでテスト信号を揺らすことだった。サンプリングクロックがずれた分だけテスト信号もずれれば、揺れが相殺されてサンプリング結果に影響が生じないというわけである。

 具体的には、テスト信号をつくるD-A変換器(またはD-A変換器内蔵のAWG(任意波形発生器))のサンプリングクロックは、A-D変換器のサンプリングクロックと同じものにする。簡単なイメージは、信号源D-A変換器と試験デバイスA-D変換器が対向して、双方に同一サンプリングクロックが供給される。

この記事は会員登録で続きをご覧いただけます

日経クロステック登録会員になると…

新着が分かるメールマガジンが届く
キーワード登録、連載フォローが便利

さらに、有料会員に申し込むとすべての記事が読み放題に!
日経電子版セット今なら2カ月無料