「ITC(International Test Conference) 2016」(米テキサス州フォートワースで2016年11月13日~18日に開催)」のセッション 3「Analog I」では、アナログ回路のテスト技術に関する講演が複数あった。デジタル回路のテスト技術の向上で出荷チップの故障率は数ppm程度まで低減されてきた。ところが、現状ではアナログ回路のテストカバレッジが低く、1ppm以下の故障率を達成するにはアナログ回路のテストカバレッジを向上させる必要がある。

この記事は会員登録で続きをご覧いただけます

日経クロステック登録会員になると…

新着が分かるメールマガジンが届く
キーワード登録、連載フォローが便利

さらに、有料会員に申し込むとすべての記事が読み放題に!
有料会員と登録会員の違い