PR

SiC-MOSFETの特性

 ここでは、鉄道車両向けインバータなどへ応用可能な高耐圧(3.3kV)・大容量プレーナ型SiC-MOSFET9,10)のデバイス構造と電気特性を紹介する。

3.3kV耐圧SiC-MOSFET

図5 3.3 kV SiC-MOSFETの断面模式図(単位セル)
図5 3.3 kV SiC-MOSFETの断面模式図(単位セル)
[画像のクリックで拡大表示]

 3.3kV耐圧SiC-MOSFETは、図5に示すようにSiのパワーMOSFETに採用されているDMOSFET(DoublediffusedMOSFET)構造である。n型4H-SiC基板上にエピタキシャル成長したドーピング濃度3×1015cm-3、厚み30μmのn型SiCドリフト層上に形成し、耐圧終端構造†3は、約4kVのドレイン電圧印加時に安定したアバランシェ降伏が生じるように開発したFLR(Field Limiting Ring)構造を採用した11)。MOSFETのチャネル長は1.6μm、セルピッチは11μmであり、有効面積は0.83cm2である。MOSFETの室温でのドレイン電流-電圧特性および耐圧特性を図6に示す。ゲート電圧15V、ドレイン電流84A(特性オン抵抗19.3mΩcm2)を実現した。耐圧特性としてはゲート電圧−10Vにおけるアバランシェ降伏電圧は約4kVが得られており、3.3kV耐圧を十分に確保しつつ低抵抗のMOSFETを実現した。

†3 耐圧終端構造 パワーデバイスは表面に接合を形成しているためデバイスの終端部では逆バイアス印加時に電界集中が生じ、理論耐圧よりかなり低い電圧で絶縁破壊が起こる。この耐圧劣化の原因となる終端部における電界集中を緩和するための構造。
図6 3.3 kV SiC-MOSFETの特性
図6 3.3 kV SiC-MOSFETの特性
[画像のクリックで拡大表示]
図7 MOSFETの内蔵pnダイオー
図7 MOSFETの内蔵pnダイオー
[画像のクリックで拡大表示]

 また、パワーMOSFETでは、図7に示すように構造に起因してドレイン-ソース間に内蔵ダイオード(ボディダイオード†4)が形成される。SiC-MOSFETでは、このボディダイオードへの順方向通電により電気特性が劣化(オン電圧が上昇)することが知られており、解決しなければならない課題となっている12)。図8は、ドリフト層構造を変えた2種類のSiCMOSFETでボディダイオード通電時間とオン電圧変化量の関係を調べた結果である。適切なドリフト層構造を用いることで、オン電圧の変動は5%以下に抑制できることがわかる。

†4 ボディダイオード MOSFETの構造上ドレイン-ソース間に形成される寄生ダイオード。
図8 ボディダイオード通電時間に対するドレイン電圧の変化量
図8 ボディダイオード通電時間に対するドレイン電圧の変化量
[画像のクリックで拡大表示]