PR

回路の占有面積は増える

 トンネルFETの課題は、論理回路の実装時にもある。一般的なトランジスタとは回路構成が異なってくる点だ。

 トンネルFETはダイオードのpin接合にゲート電極を設けた構成になっており、電流は一方向にしか流れない。このため、電流が双方向に流れるトランジスタの回路はそのままでは利用できない。しかも、回路の占有面積は増える。

 例えば、この1~2年、最も基本的な論理回路の1つであるSRAMをトンネルFETで構成した試作例が出てきた(図16)16)。SRAMは一般にはトランジスタ4個または6個で構成するが、トンネルFETでは最小で7個必要になってしまう。採用には、動作電圧の低下のメリットと回路の占有面積の増大というトレードオフを考える必要がありそうだ。

図16 トンネルFETを用いたSRAM用回路も登場
図16 トンネルFETを用いたSRAM用回路も登場
IBM社やIntel社が試作したトンネルFETを用いたSRAM用回路を示した。トンネルFETは電流が一方向にしか流れないため、トランジスタの数がSRAMとして一般的な4~6個ではなく、7個になっている。(図:(a)はVLSI 2013 Symposium、(b) はVLSI 2015 Symposium)
[画像のクリックで拡大表示]
参考文献

1)Jan,C.-H.,et al., IEDM , pp.3.1.1─3.1.4,2012.

2)Aveci,U.E.,et al., IEDM , pp.4.3.1─4.3.4,2013.

3)Tomioka,K., et al., Nano Lett . vol.8,pp.3475─3480, 2008.

4)Hashemi,P.,et al.,VLSI Symp. Tech.Dig .,pp.T16─T17,2015.

5)Takagi,S.,et al.,JJAP , vol.54,pp.06FA01-1─06FA01-17,2015.

6)Lee, C.H., et al.,IEDM , pp.32.5.1─32.5.4,2014.

7)Lu,C., et al., VLSI Symp. Tech . Dig .,pp.T18─T19, 2015.

8)Wu, H., et al., IEDM ,pp.16.7.1─16.7.4,2014.

9)Usuda,K.,et al.,IEDM , pp.16.6.1─16.6.4,2014.

10)Franklin, A.D., et al., Nano Letters ,vol.13(6),pp.2490─2495, 2013.

11)Lee, C.S., et al, preprint ,2015.

12)Shulaker, M.M., et al, IEDM , pp.33.6.1─33.6.4,2014.

13)Shulaker, M.M., et al, IEDM , pp.27.4.1─27.4.4, 2014.

14)Mori, T., et al., Applied Physics Express , vol.8, pp.036503-1─036503-3, 2015.

15)Tomioka, K., et al., VLSI Symp. Tech .Dig ., pp.47─48, 2012.

16)Morris, D.H., et al., VLSI Symp. Tech.Dig ., pp.T24─T25, 2015.