講演する小野雅晃氏 日経エレクトロニクスが撮影。
講演する小野雅晃氏 日経エレクトロニクスが撮影。
[画像のクリックで拡大表示]

 筑波大学の小野雅晃氏は「Design Solution Forum 2015」(2015年10月2日に新横浜で開催)で講演し、米Xilinx社のFPGA向け高位合成ツール「Vivado HLS」の使い心地について語った。講演タイトルは「Xilinx社のFPGAにおける高位合成ツールVivado HLSの効果と性能」だった。

 小野氏は、筑波大のシステム情報工学等技術室で技術専門職員として、研究用コンピューターのハードウエア設計などを担当してきた。中でもFPGA設計は得意分野で、自身が手がけるブログ「FPGAの部屋」でさまざまな技を紹介している。今回の講演の序盤で、「高位合成はシニアエンジニアの味方」という、これまで聞いたことがない鋭い指摘をしていたのが(特に、シニア記者の筆者には)印象に残った。

 その意味は次の通りだ。若いころは8時間は戦えた(集中力が続いた)。長大なRTLコードをがんがん書けたということだろう。ところが、現在は1~2時間しか集中力が続かない(筆者注:分かる、分かる)。「高位合成に入力するC言語ならば、1~2時間の集中で、然るべき回路に相当するコードが書ける」(同氏)とのことだった。

 今回の講演で同氏は、Vivado HLSの適用先としてAXIバスインターフェースが適していると説明した。上述したように、入力データの抽象度が上がり、書くべきコード量が減ることに加えて検証もC言語で行えるため、検証時間が短縮できる。高位合成後のRTLシミュレーションにもC言語のテストベンチが使える点もメリットだとした。