PR

 東芝は、実装面積が2.0mm×1.45mmと小さいS-VSON4パッケージに封止した半導体テスター用フォトリレー「TLP3406S」を発売した。フォトリレーは、入力部のLED素子と出力部のMOSFETで構成されたデバイスで、メカニカル(機械式)リレーの置き換えに向けたものだ。「固体リレー」。「フォトMOSリレー」などとも呼ばれる。同社従来品が採用していたVSON4パッケージ(実装面積が2.45nn×1.45mm)に比べると、実装面積を約22.5%削減できることが特徴だ。同社によると「業界最小」という、このため、テスター用ボードを小型化したり、フォトリレーの搭載数を増やしたりできる。具体的なアプリケーションとしては、自動テスト装置(ATE)やメモリーテスター、SoC/ICテスター、プローブカードなどを挙げている。

この記事は会員登録で続きをご覧いただけます

日経クロステック登録会員になると…

新着が分かるメールマガジンが届く
キーワード登録、連載フォローが便利

さらに、有料会員に申し込むとすべての記事が読み放題に!
日経電子版セット今なら2カ月無料