PR
高耐圧トランジスタを削減することで、チップ面積を減らす(プレスリリースより)。
高耐圧トランジスタを削減することで、チップ面積を減らす(プレスリリースより)。
[画像のクリックで拡大表示]

 東芝は、小面積・低価格を実現する不揮発性FPGAを開発した(プレスリリース)。今回開発した回路技術は標準CMOSで実現できるもので、カスタムIC向け回路群の1つとして、2017年度以降の実用化を目指すとする。

 今回のFPGAは、現在多く使われているSRAM式FPGAではなく、いわゆるアンチヒューズ式のFPGA。ロジック回路のスイッチに、アンチヒューズ型の不揮発性の1回書き込み型メモリーを応用した高密度スイッチアレイを採用する。

 従来、アンチヒューズ素子は書き込み電圧が高電圧であるため、周辺回路には面積の大きい高耐圧トランジスタを使用する必要があり、チップ面積が増大する一因となっていた。今回、書き込み電圧やタイミング、保護電圧を制御することで、アンチヒューズ素子とロジック回路を劣化させずに接続できる回路を開発した。高耐圧トランジスタを論理回路トランジスタに変更し、高耐圧トランジスタの使用を従来の1/2に減らすことができるので、高集積化によりチップ価格の低いFPGAを実現できるという。同社によれば、実用途に即した機能ごとの面積を見積もったところ、従来の約半分にできるとする。

 今回の技術の詳細については、「2016 Symposia on VLSI Technology/Circuits」(2016年6月13~17日、ハワイ・ホノルル)で6月14日に発表している。