PR

米Cadence Design Systems社の発表によると、ルネサス エレクトロニクスがSoCのオンチップインターコネクトの性能解析と検証にかかる時間を最大50%短縮した。ルネサスは、CadenceのEDAツール「Interconnect Workbench」の採用などによって、今回の効率化を達成したという。

この記事は会員登録で続きをご覧いただけます

日経クロステック登録会員になると…

新着が分かるメールマガジンが届く
キーワード登録、連載フォローが便利

さらに、有料会員に申し込むとすべての記事が読み放題に!
日経電子版セット今なら2カ月無料