EDA用語辞典
目次
-
LSI設計用EDA
エルエスアイセッケイヨウイーディーエー
LSIの大規模化，高速化が進むにつれて，EDA（electronic design automation）ツールを利用したトップダウン設計の重要度は増す一方である。もはや，EDAツールなしではLSI設計が成り立たないといっても決して過言ではない。
-
プリント回路基板設計用EDA
プリントカイロキバンセッケイヨウエーディーエー
従来，プリント回路基板(ボード)設計用のEDAツールといえば，論理・回路設計用の回路図エディタと，レイアウト・ツール程度しか使われていなかった。ところが，最近,ボードに搭載するLSIの大規模化・高速化や，ボードの実装密度の向上によって，ボード設計でも，各種の解析ツールなどを利用しなければならないケ…
-
レイアウト・ツール（プリント回路基板用）
レイアウトツール
ボード用のレイアウト・ツール（layout tool）は，ボード上に部品を配置し，配線するためのツール。一般に，ボード設計用のEDAといえば，レイアウト・ツールを指すといえるほど中核のツールである。通常，EDAベンダはこのツールを中心に，回路図エディタや論理シミュレータ，フロアプランナ，各種の解析…
-
BISTツール
ビストツール
BIST（built in self-test）ツールは，テスト容易化設計技術の1つであるBIST回路のLSIへの組み込みをサポートするツール。メモリ向けのBISTとランダム論理向けのBISTが実用化されている。BISTはテスト・パターンの発生，出力と期待値の比較といったテスタ機能をチップ上に組み…
-
特性解析ツール（プリント回路基板用）
トクセイカイセキツール
LSIの高速化やボードの高密度化によって，ボードの配線パターンなどのインダクタンス(L)やキャパシタンス(C)成分によって，ボード上の信号のアナログ的な振る舞いが顕著になってきた。たとえば，クロストークや反射で配線上の信号が乱れたり，外部に電磁雑音を発生したりする。さらに，LSIの発熱量も大きくな…
-
フロアプランナ（プリント回路基板用）
フロアプランナ
プリント基板設計用のフロアプランナ（floorplanner）は，ボード上で部品の大まかな位置（概略配置）を決めるためのツールである。各種の特性解析ツールと組み合わせて使うと効果が大きい。フロアプランナの主な使用目的として，次の3つを挙げられる。
-
故障シミュレータ
コショウシミュレータ
故障シミュレータ（fault simulator）は，論理LSIテスタで使うテスト・パターンの有効性を確かめるためのEDAツールである。
-
ATPG
エーティーピージー
ATPG（automatic test pattern generator）は，論理LSIテスタで使うテスト・パターンを自動生成するEDAツール。現在のATPGが主に対象にするのは，機能テスト（ファンクション・テスト）用のテスト・パターンである。
-
OPC（光近接効果補正）用ツール
ヒカリキンセツコウカホセイヨウツール
チップ上の微細図形の寸法が露光波長と同程度になった現在，光の近接効果を考慮したマスク・パターンの補正技術（OPC：optical proximity correction）が必須となっている。具体的には，光の回折現象などを考慮して，マスク・パターン上の図形コーナ部などに補正用のパターンを追加する。…
-
信頼性解析ツール
シンライセイカイセキツール
半導体製造プロセスの微細化で，LSIの経年変化による性能劣化など信頼性の問題が深刻になっている。チップ製造前に信頼性に影響を与える要因を検証したい。その要求にこたえるのが，信頼性解析ツール（reliability analyzer）である。ここでは，LSIの信頼性へ影響を与える要因として，アンテナ…
-
消費電力解析・最適化ツール
ショウヒデンリョクカイセキサイテキカツール
消費電力解析ツール（power analyzer）は，その名の通り消費電力を見積もるためのツールである。解析対象のLSIの設計データ(たとえば，RTL記述，ゲート・レベル・ネットリスト，トランジスタ・レベル・ネットリスト)を入力すると，そのLSIが消費する電力を算出し，チップ内部の消費電力の分布お…
-
デザイン・プランナ
デザインプランナ
デザイン・プランナ（RTL floorplanner，RTL Design Plannerとも言う）は，LSI設計者が設計初期のRTL設計段階に，(1)レイアウトを考慮したタイミング・面積・消費電力などの予測・見積りや，(2)論理合成やレイアウトに使用するタイミング・面積制約の割り振り（デザイン・…
-
ポリゴン・エディタ
ポリゴンエディタ
ポリゴン・エディタ（polygon editor, layout editor）は，LSIのマスク・レイアウトを人手で作成したり，修正するためのツールである。ポリゴン・エディタは最も古参のEDAツールと言える。1960年代末に登場した。このころ，IC製造の露光に使うフォトマスクがNC制御の自動描画…
-
ハードウエア・ソフトウエア協調設計ツール
ハードウエアソフトウエアキョウチョウセッケイツール
ハードウエア・ソフトウエア協調設計（以下ハード・ソフト協調設計）とは，システムを構成するハードウエア部とソフトウエア部を，システムの性能やコストなどの観点から最適となるように協調して設計することである。ここでハードウエア部とは，ASICなどで実現した専用回路部を示す。ソフトウエア部とは，マイクロプ…
-
フォーマル・べリファイア
フォーマルべリファイア
フォーマル・べリファイア（formal verifier）は，設計結果の回路を数学的に解析することで，その結果を検証するツール。シミュレータのように設計結果の回路を疑似的に動作させて検証するのではなく，設計結果そのものを解析する。この意味では，スタティック・タイミング・アナライザもフォーマル・ベリ…
-
フロアプランナ
フロアプランナ
フロアプランナ（floorplanner）とは，論理機能をLSIチップ上のどの領域（場所）に配置するかを決めるためのツール。すなわち，各論理機能を実現するブロックの寸法を求め，チップ上に無駄な領域（デッド・スペース）が残らないようにブロックの配置（フロアプラン）を行なう。
-
レイアウト検証ツール
レイアウトケンショウツール
レイアウト検証ツール（layout checker）は，LSIのマスク・レイアウトを検証するためのEDAツール。LSIのマスク・レイアウトは，ポリゴン・エディタで人手入力するか，自動レイアウト・ツールで自動生成するが，いずれの場合にもレイアウト検証ツールを適用するのが一般的である。前者の場合はもち…
-
論理エミュレータ
ロンリエミュレータ
論理エミュレータ（logic emulator）は，解析対象の論理LSIをFPGAなどにマッピングして，その回路のプロトタイプを実現する装置。多くのEDAツールのようなソフトウエアではなく，ハードウエア（装置）である。
-
コード・カバレッジ・ツール
コードカバレッジツール
コード・カバレッジ・ツール（code coverage analyzer）は，論理シミュレーションで用いたテスト・パターンが検証対象回路のRTL（register transfer level）ソース・コードをどれだけ網羅したか(カバレッジ)を測定するツールである。
-
テストベンチ生成ツール
テストベンチセイセイツール
LSIの下流工程の自動化が進むに従って，上流工程で必要な設計工数の割合が増加している。さらに，設計規模/複雑さの増大により，上流工程における検証の効率化が大きな課題となっている。検証を効率化するには，論理シミュレータを高速化するだけではなく，テスト・パターンやテストベンチの作成を効率化する必要があ…
