PR

 米Advanced Micro Devices,Inc.(AMD社)は,2009年以降をメドに86系マイクロプロセサとグラフィックスLSIを1個のチップ上に統合した「Fusion」を開発する計画について,その背景の一端を明らかにした。LSIやFPGA,通信やプリント配線基板技術の伝送技術に関する展示会「DesignCon 2007」(2007年1月29~31日,米国カリフォルニア州サンタクララ)の同社の基調講演で述べたもの。

 AMD社 Senior Fellow, Chief Platform ArchitectのSteve Polyzin氏は,29日の基調講演で4個のCPUコアを1チップ上に集積した「クアッドコア」以降のマイクロプロセサの同社の計画について触れた。それによれば,同社は6~8個のCPUコアを持つマイクロプロセサを45nmまたは32nmの設計ルールで製造することを想定しているという。加えて「これまでアカデミックな研究に留まっていたヘテロジニアスなCPUコアの構成も本腰を入れて考える」(同氏)ことも明らかにした。ヘテロジニアスな構成とは,それぞれのCPUコアが,異なる内容の演算処理を担当し,しかもそれに合わせてハードウエア上の回路構成も異なる設計を指す。

 AMD社はヘテロジニアスな構成の例の一つとして,2006年10月に発表したFusionを挙げた。Fusionは,86系マイクロプロセサに用いていたCPUコアと,グラフィックスLSI用の描画回路を1チップ上に集積する次世代マイクロプロセサの開発コード名。同社は既にマイクロプロセサとグラフィックスLSIを組み合わせた基板技術「Torrenza」を推進しており,Fusionはそれを「シリコン上で実現するもの」(AMD社のPolyzin氏)という。その最大のメリットはグラフィックス描画回路の主記憶へのアクセス時間が減ることにある。「(同社のマイクロプロセサの設計では)これまではCPUコアが主記憶により短いレイテンシでアクセスできていたが,FusionではCPUコアとグラフィックス処理回路が主記憶に対等にアクセスする」(同社のPolyzin氏)。

 Fusionの投入時期については「2009年ころが目安」(同氏)としながらも具体的な時期は明言しなかった。「実際の開発時期は,従来の設計でメモリ帯域が足りなくなり,しかもマイクロプロセサとグラフィックスLSI間で同じデータを利用するニーズが支配的になった時に決める」(Polyzin氏)という。