米Hewlett-Packard（HP）が米国時間1月16日，ナノ・サイズ・スイッチング回路と既存CMOSの組み合わせでFPGAチップの集積度を高めるLSIアーキテクチャ「field programmable nanowire interconnect（FPNI）」を発表した。HPによると，FPGAの集積度を現在の最大8倍高くできると同時に，消費電力を減らせるという。
FPGAは，プログラムすることで任意の論理LSIを実現できるカスタムLSI。あらかじめ論理回路と配線が封止してあり，ユーザーが内部の配線を接続／切断するなどして論理回路の組み合わせを変え，必要な動きをするLSIを作る。
HPのFPNIは，既存のCMOS論理回路を分子サイズのスイッチング回路「crossbar switch」で接続する。論理演算はすべてCMOS部分で処理し，論理モジュール間の信号伝達をCMOSトランジスタ層の上に設けたcrossbarで行う。CMOSトランジスタ自体の大きさは現行FPGAと同等であることから，FPNIベースのFPGAは既存の半導体製造設備を一部改修するだけで作れる。
HPによると，従来のFPGAは信号伝達にCMOSの80～90％を使っていたという。「それに対しFPNIは効率よく信号を伝達できるため，論理回路用トランジスタの高密度化と，信号伝達に必要な電力の低減が可能」（同社）。
現在HPはFPNIによるFPGA製造に取り組んでおり，2007年中に研究室レベルの試作品を完成できる予定。その後，15nm幅crossbarと45nmハーフピッチCMOSによるFGPAを2010年，4.5nm幅crossbarによるFPGAを2020年に実現できると見込む。HPでは「同じ45nm CMOSでも，4.5nm幅crossbarを組み合わせると，CMOSだけでFPGAを構成する場合に比べ面積を約4％に縮小できる」としている。
FPNIの詳細は，英国物理学会のNanotechnology誌（1月24日号）に掲載する論文「Nano/CMOS Architectures Using Field-Programmable Nanowire Interconnect」で説明する。
[発表資料へ]
