PR
「IDF 2007」開催を告げる演目
「IDF 2007」開催を告げる演目
[画像のクリックで拡大表示]
ジャスティン・ラトナー氏
ジャスティン・ラトナー氏
[画像のクリックで拡大表示]
2010年までの製品戦略スケジュール
2010年までの製品戦略スケジュール
[画像のクリックで拡大表示]
相変化メモリー
相変化メモリー
[画像のクリックで拡大表示]
テラスケールテクノロジーによる映像解析の例
テラスケールテクノロジーによる映像解析の例
[画像のクリックで拡大表示]

 米インテルは2007年4月17日、中国・北京にて開発者向け会議「Intel Developer Forum(IDF) Spring 2007」を開催した(期間は4月17、18日の2日間)。冒頭の基調講演では、ジャスティン・ラトナー シニアフェロー兼CTOコーポレート・テクノロジー統括本部長が登壇。将来の製品戦略や開発中の新技術について語った。

 ラトナー氏は将来の製品戦略に関して、まずCPUの製造プロセスの微細化を挙げた。ラトナー氏によると、現状はインテル製CPUの94%が65nmプロセスで作られているという。2007年後半には、65nmプロセスよりも微細な45nmプロセスによって製造したCPU「Penryn」(ペンリン:開発コード名)を投入する。Penrynの技術に基づいた新しい「Core 2 Duo」や「Core 2 Quad」などが登場する。

 45nmプロセスの実現には、リーク電流の発生という問題があった。これは微細化に伴いCPU内部で本来の動作とは関係のない電流が発生し、消費電力や発熱の増加を引き起こすというもの。インテルはこの問題を解決するため、CPU内のトランジスターを設計する材料にハフニウムなどの金属を採用した。これによって「性能を向上しながらリーク電流の発生を10分の1に抑えることに成功した」(ラトナー氏)という。

 リーク電流の問題を解消したことで、これまで消費電力や発熱の増加で実現が難しかった動作周波数の向上が容易になる。Penrynの技術に基づいて登場する高性能デスクトップ用の「Core 2 Extreme」は、動作周波数が3GHzを超える。過去には「Pentium 4」の動作周波数が3GHzを超えていたが、Core 2 ExtremeやCore 2 Duoの動作周波数は3GHz未満に留まっていた。Penrynの登場によって、再び動作周波数競争の再燃も予想される。

 ラトナー氏によると、45nmプロセスよりもさらに微細化した32nmプロセスでの製造も開発中だという。2009年には32nmプロセスで製造したCPU「Westmere」(ウエストメア:開発コード名)が登場する予定だ。今後の製品戦略については、製造プロセスを進化させた翌年に、CPUの基本設計となるマイクロアーキテクチャーを進化させる。つまり、製造プロセスとマイクロアーキテクチャーが毎年交互に進化することになる。

 まずは前述の通り、2007年に製造プロセスが45nmのPenrynを投入。2008年に今度はマイクロアーキテクチャーを現状のCoreマイクロアーキテクチャーから、「Nehalem」(ネハレム:開発コード名)と呼ぶ新型に刷新する。2009年には先ほど述べた32nmプロセスのWestmereが登場。2010年には再びマイクロアーキテクチャーが「Sandy Bridge」(サンディ・ブリッジ:開発コード名)と呼ぶ新型に進化する。

 講演の最後に新しい技術として「相変化メモリー」と「テラスケールテクノロジー」を紹介した。相変化メモリーは「現在のDRAMに置き換わるもの」(ラトナー氏)で、より低消費電力かつ高速なデータ転送が可能になるという。2007年後半には最初の製品を導入する。

 テラスケールテクノロジーは、1つのCPUダイに80個のCPUコアを搭載して高速処理を実現する技術。活用例としてサッカーの試合映像の解析について語った。80個のCPUコアを「ボールの動きを認識する部分」「選手の動きを認識する部分」「動画をエンコードする部分」「リプレイを表示する部分」など役割に応じて分割する。各役割を同時に実行することで、動作の遅延なく解析処理ができる。

 CPUコア間の通信は、各コアに搭載したルーターを経由して行う。データ転送速度が遅いCPUとメモリー間の通信が全体の処理を停滞させないように、CPUとメモリーを重ね合わせて直接データ転送ができるようにする。講演ではテラスケールテクノロジーのデモを実施。1秒間に実行する浮動小数点演算の回数(単位はフロップス)が1テラフロップス(テラは1兆)を超え、2テラフロップスまで達したことを示した。