PR
写真1●富士通の新型スパコン「PRIMEHPC FX10」の筐体
写真1●富士通の新型スパコン「PRIMEHPC FX10」の筐体
[画像のクリックで拡大表示]
写真2●1ボード当たり4つのチップを搭載する
写真2●1ボード当たり4つのチップを搭載する
[画像のクリックで拡大表示]
写真3●新開発した16コア搭載の「SPARC64 IXfx」
写真3●新開発した16コア搭載の「SPARC64 IXfx」
[画像のクリックで拡大表示]

 富士通は2011年11月7日、16コア搭載の新型SPARCプロセッサを採用したスパコン「PRIMEHPC FX10」を2012年1月に発売すると発表した(写真1)。理化学研究所と共同開発するスパコン「京」をべースに、コア数を2倍にした新チップを搭載(写真2)。設置面積を「京」の約半分に減らせるほか、低コスト化にも寄与したという。今後3年で、海外を含めて50システムの販売を目指す。

 海外市場において同社が当面のターゲットとして狙うのは、欧州の公共系システムの市場である。「最も適しているのは、社会的な責任が重いシステム。例えば気象予報向けスパコンは、システムの停止が国民に与える影響は大きく、止まることは許されない」(同社 テクニカルコンピューティングソリューション事業本部の山田昌彦本部長)。

 その後はアラブ経済圏や東南アジア諸国、ブラジルなどの市場も開拓する。富士通は2015年までに、PCクラスター型も含めて世界のスパコンシェアで現状の5倍となる10%、年間1000億円の売り上げを目指す。

最大構成では「京」の2倍の性能

 機種は「シングルラック型」と「マルチラック型」の2種類を用意する。冷却方式はいずれも直接水冷である。

 シングルラック型は日本市場専用の入門機で、1ラック限定で最大20.2テラFLOPSまで拡張できる。価格は約5000万円から。「京」の利用を想定したアプリケーションソフトの開発にも使えるという。

 マルチラック型は、最小4ラックから最大1024ラックまで拡張できる。価格は個別相談だが、1ペタFLOPS当たり50億~70億円を想定する。「PCクラスタに対抗できる価格帯に設定した」(富士通 次世代テクニカルコンピューティング開発本部の追永勇次本部長)。1024ラック構成での理論演算性能は「京」の約2倍となる23.2ペタFLOPS、メモリー容量は6.291ペタバイトとなる。

プロセスルール40nmを採用

 今回開発した「SPARC64 IXfx」は、従来の「SPARC VIIIfx」をベースに、コア数を8から16に、プロセスルールを45nmから40nmに変更したチップ(写真3)。台湾TSMCに初めて製造を委託する。コア数は2倍となったが、プロセスルールの変更と回路設計の最適化でダイサイズの肥大化を抑えたという。「このタイミングで使える最先端が40nmだった。将来は当然、28nm技術の利用も検討する」(追永本部長)。

 動作周波数は最大1.848GHz。チップ単体の理論演算性能は236.5ギガFLOPSで、従来チップの約1.8倍である。1ラック当たり積めるチップ数は「京」と同じ96個なので、1ラックで「京」の約1.8倍の性能を実現できる。

 チップ当たりの消費電力は110W。ワット当たり性能は約2ギガFLOPS/Wで、従来チップとほぼ同等である。メモリー転送容量は85Gバイト/秒。L1データキャッシュとL1命令キャッシュはそれぞれ1コア当たり32Kバイト、L2共有キャッシュは12Mバイトである。

 チップ間を接続するインターコネクトは「京」と同等で、転送速度は5Gビット秒×2(双方向)。ミドルウエアやコンパイラは、「京」向けに開発したソフトウエアをベースに、「京」向け専用機能を取り除いたソフトを用意するという。