PR

 富士通は2014年6月23日、ドイツで開催中のスパコン国際会議「ISC'14」で、現行機「PRIMEHPC FX10」の後継となるスパコン「Post-FX10(仮称)」の詳細を明らかにした(写真1、2)。現在、実機で性能を評価中で、2015年に出荷を始めるという。

写真1●Post-FX10の概要
写真1●Post-FX10の概要
[画像のクリックで拡大表示]

写真2●富士通が示した製品ロードマップとエクサスケール(エクサFLOPS級)スパコンに向けた研究開発
写真2●富士通が示した製品ロードマップとエクサスケール(エクサFLOPS級)スパコンに向けた研究開発
[画像のクリックで拡大表示]

 Post-FX10に載せる新プロセッサ「SPARC64 XIfx」は34個のSPARCコアを備え、うち32個は計算用、2個はOSやMPIなどの補助機能を担う(写真3、4)。SIMD演算回路のビット長を従来の2倍となる256ビットに拡張するなどして、シングルスレッド性能を高めた。プロセッサ1個当たりの演算性能は約1テラFLOPSで、これは「京」向けプロセッサの約8倍、現行機種の約4倍に当たる。

写真3●今回新たに公開した「SPARC64 XIfx」のウエハー
写真3●今回新たに公開した「SPARC64 XIfx」のウエハー
[画像のクリックで拡大表示]

写真4●計算用に32コア、補助用に2コアを備える
写真4●計算用に32コア、補助用に2コアを備える
[画像のクリックで拡大表示]

 各プロセッサには、高いバンド幅を持つ米マイクロンテクノロジーのHMC(ハイブリッド・メモリー・キューブ)を8個備える(写真5)。この点で、Post-FX10はメモリー容量よりメモリーバンド幅を重視した設計といえる。メモリー容量やバンド幅の詳細は明らかにしていないが「B/F値(メモリーのバンド幅と演算性能の比率)は京と同等を目指す」(富士通)としている。

写真5●「SPARC64 XIfx」のメイン基板。1枚のボードにプロセッサを3個備える。メインメモリーとして米マイクロンテクノロジーのHMCをプロセッサ1個当たり8個載せている
写真5●「SPARC64 XIfx」のメイン基板。1枚のボードにプロセッサを3個備える。メインメモリーとして米マイクロンテクノロジーのHMCをプロセッサ1個当たり8個載せている。
[画像のクリックで拡大表示]

 プロセッサ間を接続する「Tofu Interconnect 2」はプロセッサに統合。1リンク当たりのバンド幅は12.5Gバイト/秒×2(双方向)で、5Gバイト/秒だった京の2倍以上に高めた。

 Post-FX10の水冷シャシーは、2Uの大きさで12ノード(1ノード=1プロセッサ)を搭載できる(写真6)。シャシー1台で演算性能は京のほぼ1キャビネット分に相当する。シャシー間の接続には光接続を使っている。

写真6●Post-FX10の水冷シャシー(きょう体)。Post-FX10では1キャビネット当たり200ノード超を搭載できる
写真6●Post-FX10の水冷シャシー(きょう体)。Post-FX10では1キャビネット当たり200ノード超を搭載できる
[画像のクリックで拡大表示]