PR

ATAもシリアルに

写真●従来のATA（パラレルATA）とシリアルATAのケーブルの違い
図8●パラレルATAとシリアルATAの接続形態の違い
図9●Opteron/Athlon 64のアーキテクチャ

　PCI Expressほど大きな変化ではないが，2003年にドライブ専用インタフェースATAでも変化があった。シリアルATAのインタフェースがチップセットに搭載されたのである。

　シリアルATAは，既に限界に達しつつあったATAをさらに高速化するために作られたインタフェースである。これまでの16ビットのパラレル転送をPCI Expressと同様のシリアル転送にする。差動電位方式も採用した。

　これまでATAは8.33Mバイト/秒のATA-1から始まり，最新のUltra ATA/133（133Mバイト/秒）まで着実に高速化してきた。高速化の過程で，ストローブ信号の立ち上がりと立ち下りの両方でデータを転送したり，最大ケーブル長を短くしたり，グランド線を増やし信号線の間に挟むなどの処置をとって延命を続けてきた。しかし，これ以上の高速化をパラレル転送の発展系で実現することが難しくなったため，シリアル化したのである。

　シリアルATAの速度は，第一世代のUltra SATA/1500が1.5GHz動作で片方向150Mバイト/秒で通信できる。2004年中ごろにクロック数と速度を2倍にした第2世代の規格（3GHz，300Mバイト/秒），さらに2007年中ごろにさらに2倍にした規格（6GHz，600Mバイト/秒）が作られる見込みである。

　シリアル化の結果，ケーブル/コネクタの形状が変わる。従来のUltra ATA/133のケーブル80本/40ピン・コネクタが，ケーブル7本/7ピン・コネクタになり，大幅に細くなった（写真[拡大表示]）。また，ケーブルの長さの制限も従来の40cmから1mと大幅に緩和された。

　接続形態も変わる（図8[拡大表示]）。従来のATAでは1本のケーブルに2台まで接続する形態だった。一方シリアルATAでは，マスター/スレーブの関係はなくなる。1本のケーブルに1台しか接続できないようになっている。

　ただし，インタフェースが代わってもOS側の変更は必要ない。OSには従来のATAドライブとして認識できるようにBIOSでエミュレートするからだ。

HyperTransportは限定利用

　最後に，米Advanced Micro Devices（AMD）社の動向を見ておこう。同社は，2003年4月に出荷を開始したOpteron，2003年後半に出荷を予定しているAthlon 64でパソコンのアーキテクチャを大きく変える。具体的には，これまでチップセットに搭載されていたメモリー・コントローラとチップ間インタフェースをCPU側に移す（図9[拡大表示]）。このためにチップ間インタフェースとしてHyperTransportを規格化した。HyperTransportはPCIと同様のパラレル/双方向転送方式のインタフェースである。ただし，(1)差動電位方式を使う，(2)1回の信号変化で送信できる量を2，4，8，16ビットと増やせる，(3)動作周波数をインタフェースごとに変化させることができる――というようにPCI Expressのような特徴も持つ。

　まず，メモリー・コントローラをCPU側に搭載することで，メモリー読み出し要求を出してから，実際にメモリーからデータが流れてくるまでに浪費するクロック数を最小限に抑える。

　また，チップ間インタフェースをCPU側に持つことで，CPUから各コントローラチップへのアクセスを高速化する。インタフェース変換のための回路が必要なくなるからだ。

　しかしながら，チップ間インタフェースをHyperTransportで統一するというAMDの構想が，広く受け入れられるとは限らない。現時点でAMDのチップセットは，ほかのチップセット・メーカーが開発する際のリファレンス・モデルという位置付けにある。実質的なAMDアーキテクチャの高性能化・高機能化は，台湾VIA Technologies社や台湾Silicon Integrated Systems（SiS）社などのメーカーが担っている。こうしたことから，これらのチップセット・メーカーがHyperTransportを全面的に採用しない限り，チップ間インタフェースをHyperTransportに統一する手法は製品レベルで広まらないだろう。

　これらのチップセット・ベンダーはIntelのCPU向けのチップセットも作っており，これらと部品の共用化を進めている。具体的には，CPUと直接やり取りするチップ（ノースブリッジ）はCPUごとに異なるものを用意するが，ATAやサウンドなどの機能を搭載したチップ（サウスブリッジ）はCPUごとに作らない。このため，ノース/サウスブリッジ間はIntelのHub-Interfaceのような独自のインタフェースを用意している。しかも，チップセット・メーカーは「将来的にはチップ間はPCI Expressに移行する可能性が高い」（VIA）としており，PCI Expressに乗り気だ。そうなれば，HyperTransportはノースブリッジとAMD製CPU間のインタフェースとしてのみ使われることになるだろう。