PR

 米インテルは2014年11月17日、米国で開催中のHPC関連の国際会議「SC14」に合わせて、同社のHPC用プロセッサー「Xeon Phi」のロードマップを明らかにした。インテルはこれまでに、Xeon Phiの第2世代品である「Knights Landing」(開発コード名)を2015年第2四半期に投入する計画を表明してきた(関連記事:米インテル、Xeon Phi最新版「Knights Landing」の詳細を明らかに)。今回、Knights Landingの次の世代に当たる品種として、10nmプロセスで製造する「Knights Hill」(開発コード名)の計画を明らかにした(図1)。

 第2世代品のKnights Landingは、SilvermontコアをHPC向けに改良したコアを数十個集積したプロセッサーで、インテルの14nmプロセスで製造する。このプロセッサーチップと、最大16Gバイトのメモリー、新開発のファブリック「Intel Omni Scale Fabric」を1つのパッケージに搭載する。1パッケージの演算性能は3TFLOPS超で、第1世代品(開発コード名は「Knights Corner」)の1TFLOPSから大幅に向上する。Knights Landingにはプロセッサー版とPCIeカード版があり、インテルは50以上のHPCシステムや製品にKnights Landingのプロセッサー版が採用されると見込んでいる。

 Knights Landingのノードを接続するOmni Scale Fabricの仕様も発表した。スイッチチップは48ポートに対応し、1本当たりのデータ伝送速度は100Gビット/秒、レイテンシはInfiniBand比で56%小さくなるという。

 今回計画を発表したKnights Hillについて、インテルは10nmプロセスで製造することと、第2世代の「Intel Omni-Path Architecture」を採用することを明らかにした。搭載するコアのアーキテクチャや個数、実現予定の演算性能、出荷開始時期などは明らかにしていない。インテルはXeon Phiのデザインサイクルを「複数年」としており、発売時期は第1世代品が2013年前半、第2世代品が2015年後半である。さらに、同社は10nmプロセスでの最初の製品の量産開始時期を2015年内と予定している。インテルは新しい製造プロセスをまずパソコン向けプロセッサーに適用し、技術が成熟してからサーバー向けの「Xeon」やXeon Phiに適用してきた経緯がある。このためKnights Hillは2017年以降の出荷開始となる可能性が高い。