マルチコアCPU時代にはメモリーが重要になる。増えたCPUコアを養うために、より高速なメモリーが必要になるためだ。また、CPUにグラフィックスコアが統合されると、CPUコアとは異なるメモリーアクセスパターンにも合わせる必要が出てくる。マルチコア時代に合わせて、新しいDRAMが規格化されつつある。
リスクを減らすためにDRAMに互換性を求める
CPUがマルチコアになると、増えたCPUコアにもデータと命令を供給しなければならない。そのためには、メインメモリーからより多くのデータと命令を読み出し、より多くの処理結果をメモリーに書き込めるようにする必要がある。檻（おり）に入れる獣の数が増えれば、より多くのえさが必要になるわけだ。そのために、ポストDDR3メモリーの仕様が議論されている。
現在のPCに使われている主流DRAMメモリー規格は、JEDEC（米国の電子工業会EIAの下部組織で、半導体の標準化団体）が規格化している。JEDEC規格のDRAMは、ほぼ3～4年ごとに新規格へと世代交代し、そのたびにDRAMインターフェースの転送レートは約2倍になっている。ところが、CPUの理論上のパフォーマンスは2～3年で2倍のペースで上がっている。DRAMの高速化は、CPUのペースに追いついていないのが現状だ。
DRAMインターフェースの高速化が遅い原因の1つは、従来のDRAMとの互換のためだという。チップセットやCPUに実装するホスト側のDRAMインターフェースは、新DRAM規格だけでなく、従来のDRAM規格もサポートするのが一般的だ。例えば、DDR3対応チップセットはDDR2もサポートしている。
チップセットやCPUを作る側にとって、新種のDRAMだけにサポートを絞ることはリスクが大きい。新DRAMが普及しなかった場合、対応するCPUやチップセットも普及できないからだ。
そこで、CPUやチップセットのメーカーは、新しいDRAM規格の策定に当たって、ホスト側のDRAMインターフェースを下位互換設計にしやすいように規格化することを求めてきた。しかし、この互換性はDRAMにとって高速化の足かせにもなっている。従来のDRAM規格との互換性を保ちやすいインターフェースにするために、革新的なインターフェース技術を導入しにくいからだ。
